使用HDL Coder™IP Core Generation Workflow开发Xilinx®部件的参考设计，不需要嵌入ARM®处理器，但仍然使用HDL Coder™生成的AXI接口来控制DUT。这个例子使用MATLAB作为来自HDL验证器™的AXI主IP，通过启用参考设计参数选项来访问HDL编码器™生成的DUT寄存器插入JTAG MATLAB作为AXI Master．然后可以直接从MATLAB访问DUT寄存器。或者，您可以使用Xilinx JTAG AXI Master通过编写Tcl命令来使用Vivado Tcl Console访问DUT寄存器。对于Xilinx JTAG AXI Master，您需要创建一个自定义参考设计。FPGA设计在Xilinx Kintex-7 KC705板上实现。

使用HDL Coder™IP Core Generation Workflow开发Xilinx®部件的参考设计，不需要嵌入ARM®处理器，但仍然使用HDL Coder™生成的AXI接口来控制DUT。具体来说，本示例将使用Xilinx Kintex-7 KC705板和MicroBlaze™软处理器，在参考设计中运行基于轻量级提示(lwIP)的TCP/IP固件服务器，从连接网络的任何地方访问HDL编码器™生成的DUT寄存器。此外，这个示例还将突出显示从多个标量端口实现的寄存器集合访问数据与从单个向量端口实现的寄存器集合访问数据之间的区别。