总结

Summary部分显示生成自定义IP核时的编码器设置。

下图是Summary部分的一个示例。

目标接口配置

目标接口配置部分展示了DUT端口如何映射到目标硬件接口和处理器/FPGA同步模式。

下图是目标接口配置部分的示例。

要了解有关处理器/FPGA同步模式的更多信息，请参见处理器与FPGA同步．

要了解更多关于目标平台接口的信息，请参见定制IP核一代．

寄存器地址映射

寄存器地址映射部分显示了自定义IP核中用于AXI4-Lite总线可访问寄存器的地址偏移量，以及包含相同地址偏移量的C头文件的名称。

下图是注册地址映射部分的示例。

有些包装订单

位打包顺序一节给出了内部IO、外部IO和外部端口接口的矢量输入和输出的数据打包顺序的高级概述。当“Internal IO”、“External IO”和“External port”的端口宽度设置为大于128位宽时，才会出现本节。

下图是位打包顺序部分的示例:

IP核心用户指南

IP核用户指南部分给出了系统架构的高级概述，描述了处理器和FPGA同步模式，并给出了在嵌入式系统集成环境中集成IP核的说明。

下图是《IP核心用户指南》系统架构描述的示例。

下图是处理器/FPGA同步描述的示例。

如果您在DUT接口上使用向量数据信号，IP核心报告将显示这一节，该节展示了代码生成器如何跨AXI4接口同步向量数据。

下图是将IP核集成到Xilinx上的嵌入式系统集成环境中的说明示例^®平台。如果你的目标是Altera^®在Altera Qsys平台上，报告显示了将IP核集成到Altera Qsys环境的类似说明。

IP Core文件列表

IP核心文件列表部分列出了组成您的自定义IP核心的文件和文件夹。

下图为IP core文件列表示例。