主要内容
软硬件协同设计
在目标硬件平台上部署分区硬件和软件
软硬件协同设计是设计一个系统，您可以将其部署在软硬件的组合上®或Si金宝appmulink®设计：
作为具有片上系统（SoC）平台（如Xilinx）的单个设备上的硬件和软件®Zynq®和英特尔®SoC。
在独立的FPGA板上，如Intel FPGA或Xilinx FPGA板。
在具有独立FPGA和处理器的平台上，例如具有FPGA I/O板的Simulink目标机。金宝app
您可以对设计进行分区，以生成针对FPGA结构的硬件和在嵌入式处理器上运行的软件。请参阅面向SoC平台的软硬件协同设计工作流.
- 软硬件协同设计基础
运行SoC平台和独立FPGA板的硬件-软件协同设计工作流 - 模型设计与软件接口
建模算法，将DUT端口映射到AXI接口，并生成软件接口以探测和快速原型化HDL IP核 - 自定义IP核心生成
生成包含HDL代码的HDL IP核心，以便部署在独立的FPGA板上，如Speedgoat®I/O模块、Xilinx Zynq-7000平台或英特尔SoC设备 - 自定义参考设计
创建自定义参考设计，将生成的IP核集成到目标SoC设备、Speedgoat I/O模块或独立FPGA板中 - Xilinx-Zynq平台
在Xilinx Zynq-7000平台上生成并部署HDL代码和嵌入式软件 - 英特尔SoC设备
在英特尔SoC设备上生成并部署HDL代码和嵌入式软件 - 金宝appSimulink实时FPGA I/O模块
在上生成和部署HDL代码金宝appSimulink实时™FPGA I/O模块（需要金宝appSimulink实时) - 独立FPGA板
在Intel或Xilinx板上生成和部署HDL代码
您还可以从以下列表中选择网站：
