一种半导体知识产权核心，通常称为IP核心-是一个可重用的HDL组件的FPGA, SoC FPGA，或ASIC设计。
在fpga和SoC fpga中，IP核充当构建块，您可以使用设计工具将其集成到完整的实现中，例如Vivado®Xilinx的IP集成商和ISE或转换频率从英特尔。在安巴®AXI互连协议——也就是众所周知的axis4——已经成为用于内存映射和流数据传输的标准协议。
IP核生成的常见工作流程生成的IP核符合Xilinx和Intel支持的AXI4接口，以及AXI4- lite和金宝appAXI4-Stream协议Xilinx®设备。你可以对这些积分自定义的IP核使用Xilinx Vivado IP Integrator或英特尔Qsys进行FPGA或SoC FPGA设计。
你可以从MATLAB®代码或金宝app®模型。您还可以使用IP核心生成工作流高密度脂蛋白编码器™使用C/ c++的代码生成功能嵌入式编码器®在自动硬件软件工作流程它的目标是Xilinx Zynq®soc和英特尔®SoC fpga。
有关更多细节，请参见高密度脂蛋白编码器™。
