Xilinx FPGA和Zynq SoCs
模型，验证和编程Xilinx设备上的算法。
领域专家和硬件工程师使用MATLAB®和模拟金宝app®开发原型和生产应用程序在Xilinx上部署®FPGA与Zynq®SOC设备。使用Matlab和Simulin金宝appk，您可以：
- 在系统级对硬件架构进行建模
- 在不编写任何代码的情况下编程您的FPGA或SOC
- 使用Matlab和Simulink Tools模拟和调试FPGA或SOC金宝app
- 执行生产FPGA和SOC设计
“作为一名机电系统工程师，我的专长是控制系统及其模型，而不是HDL和fpga。通过基于模型的设计，我可以利用我对控制器和被控制系统的理解和知识，完成更多通常由FPGA工程师完成的工作，并减少他们的工作量。”
Rob Reilink，Demcon
MATLAB与Xilinx FPGA和Zynq SoCs的结合使用
FPGA和SOC编程建模
使用MATLAB和Simulink将硬件架构添加到算法。金宝app这包括定点量化（30:45），您可以更高效地使用资源，并且本土浮点(9:19)代码生成，所以你可以更容易程序FPGA。重复使用您的测试和Golden参考算法以模拟每次连续改进。
HDL编码器™直接从HDL-Ready Simulink和Matlab功能块生成合成的VHDL或Verilog，以进行应用程序，如金宝app信号处理那无线通信那电机和电源控制， 和图像/视频处理。用于DSP的Xilinx系统发生器和Xilinx模型作曲家将Xilinx特定块添加到Simulink，以进行系统级模拟金宝app和硬件部署。系统生成器块可以与本机Simulink块集成以生成HDL代码。
分析硬件和软件架构的影响Zynq UltraScale + MPSOC和RFSOC设备，包括使用SoC块集使用内存和调度/OS效果™.
编程Xilinx FPGA和Zynq SoC
HDL编码器通过Simulink直接从Simulink指导您的步骤指导您的步骤，而无需编写单行代码。金宝app从HDL编码器中，您可以优化和生成合成的VHDL或Verilog以及AXI接口以插入SOC。从那里，您可以调用嵌入式编码器®要生成C / C ++以编程在嵌入式处理器上运行的软件。
您可以下载Xilinx的支持包金宝appFPGA和Zynq SoC.用于嵌入式编码器和HDL编码器的设备。这些自动化的Xilinx Vivado合成，地点和路由，以及FPGA / SOC编程。完全自动化的工作流可用于支持的电路板，以及电机控制等地址应用程序，金宝app视频/图像处理， 和软件定义的无线电。
FPGA仿真与调试
HDL验证器™ 重用MATLAB和Simulink测试环境以验证FPGA设金宝app计。
和削皮（5:35），您可以自动运行MATLAB或SIMULINK测试台，这些测试台连接到Verilog或金宝appVHDL设计，从导师图形或Cadence设计系统中运行。
FPGA - 环路仿真将MATLAB或SIMULINK测试台连接到支持金宝app金宝appXilinx FPGA板通过以太网，JTAG或PCI-Express（2:52）。
采用MATLAB作为AXI主界面（5:40）将数据发送到FPGA，插入数据抓取（4:09）使用内部测试点调试FPGA的逻辑。
让我们知道我们可以如何帮助你
联系我们进行定制评估，并根据您的需要获取定价。
在FPGA上部署5G NR无线通信
阅读白皮书以了解完整的工作流程。
