Xilinx FPGA板支持HDL验金宝app证器
使用HDL验证器对FPGA在环中(FIL)支持基于FPGA的验证Xilinx FPGA板金宝app。
高密度脂蛋白校验™在Xilinx上自动验证HDL代码®通过启用FPGA in- in- loop (FIL)测试FPGA板。FIL测试有助于确保MATLAB®算法或金宝app®在现实世界中,设计的行为与预期一致,增加了对硅实现的信心。利用MATLAB算法或Simulink模型驱动F金宝appPGA的输入刺激,并分析FPGA的输出。使用FIL测试,您可以以FPGA的速度验证设计,使您能够运行更广泛的测试用例集并对设计执行回归测试。
HDL验证器支持FIL模拟金宝app选择Xilinx FPGA板.这些单板的单板定义文件包含在支持包中。金宝app您可以添加其他FPGA板与FIL一起使用FPGA板定制.
支持以下设备系列:金宝app
- Zynq®UltraScale +™MPSoC
- Virtex®UltraScale, Kintex®UltraScale
- Virtex-7, Kintex-7, Artix®7, zynq - 7000
- Virtex-6,斯巴达®6
- Virtex-5
- Virtex-4
平台及发布支持金宝app
看到硬件支持包系统要求金宝app表当前和以前的版本、发行版和平台可用性。
视图增强和错误修复发布说明.