微型半fpga和soc

在Microsemi设备上建模、验证和编程算法

领域专家和硬件工程师使用MATLAB®和仿真软金宝app件®开发用于Microsemi的原型和生产应用程序®FPGA和SoC器件。

使用MATLAB和Simulin金宝appk,您可以:

  • 在系统级建模硬件体系结构
  • 编程您的FPGA无需编写任何代码
  • 使用MATLAB和Simulink工具模拟和调试FPGA金宝app
  • 负责产品FPGA和SoC的设计

“作为一名机电系统工程师,我的专长是控制系统及其模型,而不是HDL和fpga。通过基于模型的设计,我可以利用我对控制器和被控制系统的洞察力和知识来完成更多通常由FPGA工程师完成的工作,并减少他们的工作量。”

Rob Reilink, DEMCON

FPGA编程建模

使用MATLAB和Simulink为算法添加硬件架构。金宝app这包括定点量化,这样可以更有效地使用资源,以及原生浮点代码生成,这样可以更容易地使用资源fpga程序.重复使用您的测试和黄金参考算法来模拟每个后续的细化。

HDL Coder™直接从HDL-ready Simulink和MATLAB函数块生成可合成的VHDL或Verilog金宝app信号处理无线通信电机及电源控制,图像/视频处理


编程微型半fpga和soc

HDL Coder指导您完成直接从Simulink编程FPGA或SoC的步骤,而无需编写一行代码。金宝app从HDL编码器,您可以优化和生成可合成的VHDL®或Verilog®与AXI接口一起插入SoC。从那里你可以调用嵌入式编码器®生成C/ c++来编写运行在嵌入式处理器上的软件。

使用HDL Coder,您可以指定Microsemi FPGA作为目标设备。您可以自动创建Libero®SoC设计套件项目,执行综合,并运行的地方和路线。


了解更多

探索产品下载188bet金宝搏

FPGA仿真与调试

HDL验证器™重用您的MATLAB和Simulink测试环境来验证您的FP金宝appGA设计。

通过联合仿真,您可以在Mentor Graphics或Cadence design Systems的模拟器中自动运行连接金宝app到Verilog或VHDL设计的MATLAB或Simulink测试平台。

FPGA-in-the-loop模拟支持连接您的MATLAB或Simulink测试平金宝app台金宝appMicrosemi FPGA板通过以太网。

在MATLAB或Simulink测试台中测试已实现的设计。金宝app


生产FPGA和SoC设计

领域专家和硬件工程师使用MATLAB和Simulink合作生产FPGA和SoC设计金宝app无线视频/图像处理,电机/电源控制,以及安全至上应用程序。

HDL Coder高级综合优化可帮助您实现设计目标,同时保持生成的RTL、模型和需求之间的可追溯性,这对于诸如以下的高完整性工作流非常重要做- 254.随着可合成的VHDL和Verilog, HDL编码器生成IP核方便地插入到Libero中进行系统集成。HDL验证器生成有助于加快速度的验证模型试验台发展。