4:48视频长度为4:48。
HDL编码器时钟速率流水线,第1部分:介绍
这个由两部分组成的系列文章的第一部分讨论了时钟速率流水线:
- 为什么需要时钟速率流水线
- 为什么需要在针对FPGA的设计中插入管道级
- 在Simulink中采样率如何金宝app®映射到FPGA上的时钟速率
- 如何在HDL Coder™中使用过采样将Simulink数据速率扩展到更快的FPGA时钟速率金宝app
- 时钟速率流水线是如何工作的
本系列的第2部分演示了如何将时钟速率流水线与其他HDL Coder优化结合起来,以平衡速度与资源使用。
相关产品下载188bet金宝搏
您也可以从以下列表中选择一个网站:
如何获得最佳的网站性能
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。