5:36视频长度为5:36。
HDL编码器时钟速率流水线,第2部分:优化
这是关于时钟速率流水线的两部分系列的第2部分,使用面向场的控制(FOC)设计来说明:
- 资源共享如何以额外延迟为代价减少FPGA DSP片的使用
- 时钟速率管道如何与资源共享一起工作,以最大限度地减少插入逻辑的延迟
- 如何进一步优化FOC设计的延迟
本系列的第一部分提供了一个介绍性概述:
- 如何仿真金宝app软件®采样速率映射到FPGA时钟速率
- 如何使用HDL Coder™过采样与时钟速率流水线一起控制优化
相关产品下载188bet金宝搏
您也可以从以下列表中选择一个网站:
如何获得最佳的网站性能
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。