3T，モデルベースデザインを使用してロボット紧急ブレーキシステムを开発

3Tのお客様である，半导体制造装置を生产するオランダの主要なメーカーには，ブレーキシステムに关する厳しい要件がありました。被害が甚大な冲突の可能性を回避するために，制御システムは，ロボットを破损させずにミリメートルの精度で0.5秒以内にロボットを停止する必要がありました。最初に，3Tもお客様も，これらの要件を満たすブレーキシステムの设计が可能なのかどうか见出せずにいました。

クリーンルームでのテストや実机やプロトタイプでの作业には费用がかかります。さらに，実机によるブレーキシステムのテストでは，高価な装置が破损する可能性がありました。このため，3Tのエンジニアはハードウェアの初期実装の前にブレーキ设计を検证する必要がありました。以前のプロジェクトで行ったようにVHDL^®コードをハンドコーディングすると，プロジェクトの后半のクリーンルームでのテストおよびデバッグに时间がかかりすぎることを认识していました。

3Tは，MATLAB，金宝appSimulink的およびHDL编码器™でモデルベースデザインを使用して，SCARA紧急ブレーキシステムコントローラーの设计および実装を行いました。

半导体制造会社は，3Tのエンジニアチームに金宝app的Simulinkで作成されたロボットのメカモデルを提供しました。

3Tチームは，金宝appSimulink中で作成した基本的なコントローラーモデルと，的Simscape电气™で作成された电気のモデルの2つのモデルを追加してこのメ​​カモデルを完成させました。次に，完成したシステムモデルをシミュレーションして，モデルおよび初期のシミュレーション结果をお客様と共有しました。この交换により，お客様はメカモデルを改善し，コントローラーの强化を提案する机会が得られます。

3Tチームは，设计の実行可能性が确认されるまで，コントローラーモデルを金宝app的Simulinkで改善および改良し続けて，数十个のシナリオおよびパラメーター感度をシミュレーションしました。

大部分のFPGAは，制御アルゴリズムを固定小数点実装することにより最も效率的に动作するため，定点设计师™を使用してコントローラーモデルの固定小数点表现を开発し，语长およびスケーリングを决定する际の参考としました。

次に，金宝appSimulink中のモデル参照机能を使用して，システムモデルの浮动小数点コントローラーモデルを固定小数点のバージョンに置き换えて，シミュレーションを使用して固定小数点の実装を検证しました。

また，HDL编码器を使用して，固定小数点コントローラーモデルからアルゴリズムであるVHDLコードを生成しました。

HDL验证™を使用して，FPGAベンダーのサードパーティIPコアを自分たちの设计に统合し，Mentor Graphics公司^®MODELEIM^®を使用してVHDLコードの検证のためのテストベンチを生成しました。

ハードウェアの初期テストの次に，モデルを改良し，追加のシミュレーションを実行してこの修正内容をテストして，最终的なブレーキシステムのVHDLコードを再生成しました。これが现在，お客様が量产环境で使用しているものです。

3Tのエンジニアは，ラピッドプロトタイピングおよびハードウェアインザループテストのために，3Tの新しい的SoCマルチインターフェイス开発ボードであるMINTでモデルベースデザインを使用して，同様のプロジェクトを完了しています。

• クリーンルームでの时间を数周间から数日に短缩。「モデルベースデザインを使用すると，作成した设计の大半を开発の初期段阶で検证でき，欠陥のないVHDLを生成できました。」と凡德尔米尔氏は述べています。「结果として，クリーンルームでは，数周间ではなく数日かかるだけでした。ブレーキシステムは初回のテストでほぼうまく机能していたので，必要なのは小さな调整だけでした。」
• 直前の要件変更を迅速に実装。「最终テスト时に，最大减速の制限に关する新しい要件が発生しました。」と凡德尔米尔氏は述べています。「Simulin金宝appk中で，パルス幅変调を使用してこの要件に対応する方法が见つかりました。金宝appSimulink的およびHDL编码器を使用すると，数日中にソリューションを実装でき，プロジェクトが失败に向かって进むことを回避できました。」
• 复雑なバグを1日で解决。「好ましくない设计ロジックのバグに直面しましたが，この特定と修正に何か月とは言わないまでも数周间は容易に费やすことになる可能性がありました。」と凡德尔米尔氏は述べています。「私たちは，ログに记录されたデータをMATLABで解析し，このデータを金宝appSimulink的シミュレーションで再生することで，问题を迅速に诊断しました。修正をモデルに実装し，VHDLを再生成すると，次の日には更新版の准备が整っていました。」