4.1K下载
更新2021年9月22日
用于英特尔®FPGA板的HD金宝appL Verifier™支持包包含带有HDL验证器和支持Intel FPGA和SoC FPGA板的FPGA-In-循环（FIL）仿真的电路板定义文件。使用FIL模拟，使用MATLAB®或Simulink®测试任何现有HDL金宝app代码的真实硬件中的设计。
FPGA数据捕获功能可让您在MATLAB上观察来自您的设计的信号，而设计在Intel FPGA或SoC FPGA上运行。然后在MATLAB中使用这些信号或SIMULINK进行分析和验证，或使用金宝appDSP系统工具箱中的逻辑分析器查看它们。
MATLAB作为支持包中包含的AXI主IP，可以直接从MATLAB读取或写入板载内存位置金宝app。
Matlab释放兼容性
用R2014A创建
兼容R2014A至R2021B
