高密度脂蛋白验证器
验证Verilog HDL硬件描述语言(VHDL)使用模拟器和FPGA板
高密度脂蛋白校验™可以验证Verilog®和硬件描述语言(VHDL)®设计的fpga、asic和出类拔萃。您可以验证RTL与测试长椅在MATLAB运行®或仿真金宝app软件®用cosimulation HDL模拟器。可以使用这些相同的测试长椅与FPGA和SoC发展板来验证HDL硬件实现。
高密度脂蛋白验证器生成SystemVerilog验证模型用于RTL测试长椅,包括通用的验证方法(UVM)测试长椅。这些模型从西门子在模拟器上运行®,节奏®Synopsys对此®,Xilinx®通过SystemVerilog直接编程接口(DPI)。
高密度脂蛋白校验提供了调试和测试工具在Xilinx FPGA实现,英特尔®和微芯片董事会。您可以使用MATLAB编写和读取内存映射寄存器用于测试硬件设计。你可以插入探针的设计和设置触发条件上传内部信号到MATLAB可视化和分析。
开始:
调试和验证系统设计
使用系统测试长椅和金色参考模型在MATLAB和Simulink仿真来验证Verilog或VHDL代码满足功能规范。金宝app验证设计使用MATLAB或仿真软件与节奏金宝app®敏锐的®和Xcelium™模拟器或导师图形®ModelSim®和,®模拟器。
验证与高密度脂蛋白c金宝apposimulation仿真软件模型。
集成现有的HDL代码
遗留或第三方HDL代码合并到MATLAB算法或系统级仿真的仿真软件模型。金宝app使用Cosimulation向导自动导入Verilog硬件描述语言(VHDL)代码和连接到导师图形或节奏HDL模拟器。
进口硬件描述语言(VHDL)或Verilog使用Cosimulation向导。
测量HDL代码覆盖率
评估和完善测试长椅在仿真软件使用的结果代码覆盖率分析工具和交互式调试器在金宝app导师图形和节奏HDL模拟器。执行交互式测试或作者脚本批处理仿真。
获得与cosimulation代码覆盖率统计数据。
UVM组件代
生成完整的通用验证方法(UVM)测试长椅从仿真软件模型。金宝app生成验证组件如UVM序列、记分牌和designs-under-test (dut)和纳入生产测试的长椅。
UVM功能验证环境。
SystemVerilog DPI组件代
从MATLAB函数或模型生成SystemVerilog DPI组件子系统的行为模型在功能验证环境中使用包括Synopsys对此金宝app风投®、节奏尖锐或Xcelium和导师图形ModelSim或,。
生成SystemVerilog组件。
FPGA-in-the-Loop测试
使用MATLAB中运行的系统测试的长椅或仿真软件测试HDL实现FPGA板上执行。金宝app连接你的主机自动Xilinx,英特尔®和Microsemi®FPGA板在以太网、JTAG或PCI Express®。
执行FPGA-in-the-loop验证FPGA板。
FPGA数据捕获
捕捉高速信号设计执行在一个FPGA并自动加载到MATLAB进行查看和分析。分析信号的整个设计来验证预期行为或异常进行调查。
捕获信号,并将其上传到MATLAB进行分析。
用MATLAB读取/写入内存
访问的内存位置从MATLAB在JTAG,以太网,或从MathWorks HDL代码插入PCI Express的FPGA设计。测试FPGA算法通过读写访问AXI寄存器和MATLAB之间转移大信号或图像文件和板载内存位置。
从MATLAB访问的内存位置。
高密度脂蛋白Cosimulation自动化
进行自动化验证或Verilog硬件描述语言(VHDL)生成的代码高密度脂蛋白编码器直接从高密度脂蛋白工作流Advisor工具。
生成一个使用高密度脂蛋白HDL cosimulation模型工作流顾问。
FPGA测试自动化
执行硬件验证从测试长椅MATLAB或仿真软件通过生成通过集成Xilinx FPGA比特流,英特尔和Microsemi开发工金宝app具。添加测试点仿真软件模型来捕获信号和负载金宝app到MATLAB进行查看和分析。
生产一个FPGA-in-the-loop模型使用HDL工作流顾问。
SystemVerilog DPI试验台
从仿真软件模型生成一个SystemVerilog试验台在HDL代码生成。金宝app验证所生成的Verilog或VHDL代码使用试验台和高密度脂蛋白模拟器包括Synopsys对此风投,节奏尖锐或Xcelium,导师图形ModelSim或,,Xilinx Vivado模拟器。
使用高密度脂蛋白编码器生成DPI组件。
虚拟原型
TLM 2.0接口生成SystemC虚拟样机模型用于模拟虚拟平台。
从仿真软件模型创建虚拟平台的可执行文件。金宝app
IP-XACT支金宝app持
定制组件的TLM接口生成通过导入IP-XACT™XML文件。用TLM发生器产生IP-XACT文件之间的映射信息模型和生成TLM组件。金宝app
从模型生成IP-XACT文件模型。金宝app
