生成SystemVerilog DPI组件，用于使用Synopsys VCS进行模拟
杰克erickson，Mathworks
功能验证通常是ASIC和FPGA项目的瓶颈，而Testbench创建是其中的很大一部分。SystemVerilog DPI组件在HDL Verifier™中直接导出Matlab®函数和模拟链接金宝app®可以轻松插入SystemVerilog验证环境的模型。
此示例从MATLAB中的图像处理设计开始，编写模型和需要高性能模拟非常复杂。HDL验证程序用于生成SystemVerilog DPI组件，用于使用Synopsys VCS的通用验证方法（UVM）环境中使用®仿真和synopsys verdi®调试。
相关视频和网络研讨会
您还可以从以下列表中选择一个网站：