HDL验证器™ 允许您测试和验证Verilog^®和VHDL^®FPGA、ASIC和SOC的设计。您可以根据MATLAB中运行的测试台验证RTL^®或Si金宝appmulink^®使用与HDL模拟器的联合仿真。这些相同的测试台可用于FPGA和SoC开发板，以验证硬件中的HDL实现。

HDL验证器提供用于调试和测试Xilinx上FPGA实现的工具^®和英特尔^®电路板。您可以使用MATLAB写入和读取内存映射寄存器，以便在硬件上测试设计。您可以在设计中插入探针，并设置触发条件，将内部信号上载到MATLAB中进行可视化和分析。

HDL Verifier生成用于RTL测试台的验证模型，包括通用验证方法（UVM）测试台。这些模型在支持SystemVerilog直接编程接口（DPI）的模拟器中本机运行。金宝app