开始吧HDL验证者

验证verilog.和VHDL.使用HDL模拟器和FPGA板

HDL验证器™允许您测试和验证Verilog^®和vhdl.^®用于fpga、asic和soc的设计。您可以通过在MATLAB中运行的测试台来验证RTL^®或者模金宝app拟^®使用Cosimulation与HDL模拟器。这些相同的测试台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。

HDL验证程序提供用于调试和测试Xilinx上的FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB写入并从内存映射的寄存器读取，以进行硬件测试设计。您可以将探针插入设计并设置触发条件以将内部信号上传到MATLAB以进行可视化和分析。

HDL验证程序生成用于RTL测试台的验证模型，包括通用验证方法（UVM）测试台。这些模型在支持SystemVerilog直接编程接口（DPI）的模拟器中运行。金宝app

安装和配置

金宝app支持EDA工具和硬件

教程

高密度脂蛋白Cosimulation

使用MATLAB测试台验证HDL模块

设置并运行ModelSim^®和matlab测试台课程。

用Simulink测试平台验证HDL模块金宝app

设置使用Simulink的HDL验证程序会话的步骤验证简单的VHDL模型。金宝app

HDL代码导入

MATLAB系统对象的协同仿真向导

此示例指导您通过使用Cosimulation向导设置HDL Verifier™应用程序的基本步骤。

用Simulink验证提高余弦滤波器的设计金宝app

提供使用联合仿真向导创建用于联合仿真的Simulink模型的说明。金宝app

TLM组件生成

开始使用TLM生成器

此示例显示了如何配置Simulink®模型，用于使用Simulink编码器或金宝app嵌入式编码器™的TLMGenerator目标生成SystemC™/ TLM组件。

FPGA-in-the-Loop (FIL)

使用FPGA-In--in--in--in循环验证PID控制器的HDL实现

此示例显示了如何使用HDL Verifier™设置FPGA-In-Loop（FIL）应用程序。

用fpga在环验证数字上变频器

此示例显示了如何验证使用FPGA-IN-in-Loole仿真使用FINS滤波器设计HDL编码器™产生的数字上转换器设计。

使用HDL Workflow Advisor验证生成的HDL代码（需要高密度脂蛋白编码器执照）

为生成的HDL代码选择测试台（HDL编码器）

选择生成的测试工作台。

使用HDL Workflow Advisor生成测试台并启用代码覆盖（HDL编码器）

使用HDL Workflow Advisor生成生成的HDL代码的测试台和代码覆盖。

设计验证自动化

高密度脂蛋白Cosimulation
HDL验证器软件由MATLAB函数、MATLAB系统对象™和Simulink模块库组成，所有这些都建立了HDL模拟器和MATLAB或Simulink之间的通信链接。金宝app
FPGA验证
HDL验证程序使用Simulink或MATLAB金宝app和HDL Coder™以及支持的FPGA开发环境，为您的自动生成的HDL代金宝app码做好准备，以便在FPGA中实现。
TLM组件生成
HDL验证器允许您创建SystemC事务级别模型(TLM)，该模型可以在任何兼容osi的TLM 2.0环境中执行，包括商业虚拟平台。
SystemVerilog DPI组件生成
HDL验证程序适用金宝app仿真软件编码器™或Matlab编码器在SystemVerilog组件中使用直接编程接口(Direct Programming Interface, DPI)将子系统作为生成的C代码导出。