高级综合是将设计的高抽象级描述转换为用于输入的寄存器转移级(RTL)描述的过程ASIC和FPGA实现工作流。根据高级合成工具，这种高级设计描述可以使用各种方法来表示，而生成的RTL则表示为可合成的Verilog®或硬件描述语言(VHDL)®．
高抽象级别的工作使硬件设计人员能够专注于在硬件架构的上下文中开发满足他们项目需求的功能。因为很多ASIC和FPGA设计开始作为算法在MATLAB®和仿真软金宝app件®在美国，这些都是执行这一任务的自然环境设计和验证。
通过高级综合，硬件设计人员可以在没有实现细节的情况下专注于高层，从而可以轻松调整更改、跨项目重用，并提高生产效率功能验证．
高级合成确实需要一些硬件架构细节，例如并行性、一些适当的定时概念以及硬件数据类型，它们通常是定点的。大多数高级综合用户依靠Simulink等图形环境来可视化体系结构和数据流。一些高级合成产品，如HDL编码器™ 提供金宝app自动定点转换的RTL实现本机浮点操作。
硬件设计师也可以使用:
- 高密度脂蛋白编码器™从Simulink和MATLAB中自动生成可合成的Verilog或VHDL代码，用于实现硬件设计金宝app
- 定点设计器™为了分析浮点模拟，建议定点数据类型以适应模拟期间看到的精度和范围，并管理应用建议或调整的定点类型的过程
- 高密度脂蛋白校验™验证来自高级合成的HDL实现——无论是在RTL中还是在netlist中——是描述算法的MATLAB代码或Simulink模型的功能正确的实现金宝app
- 金宝appSimulink验证、验证和测试产品下载188bet金宝搏将测试套件自动化、正式验证、覆盖率和需求验证添加到高级设计和验证中
