Serdes设计
复杂的DSP模型位于每个高速数字收发器的核心。这些算法包括均衡器,时钟数据恢复(CDR)和编码器/解码器功能,SERDES工程师包含以满足信号完整性要求。由于这些模拟的混合域性质,Simulink是设计和建模这些可变速率混合信号电路的首选选择。金宝app
快速背板和频道建模
信号完整性工程师需要高效,可靠的工具,可以轻松地分析其高速背面的质量。rf toolbox™允许工程师将N端口S参数导入MATLAB并创建型函数,该函数模拟被动背板的频道损伤。然后可以在信号完整性模拟中使用这些模型来测量抖动或看眼睛闭合。
综合模型生成
凭借高速数字设计师面临的设计挑战,总需要采用模型的可移植性和与验证环境的连接。金宝appSimulink允许以多种格式的模型生成,包括用于硬件,嵌入式软件的部署或在其他EDA环境中导出模拟的综合。模型生成格式包括:
- VHDL或Verilog.
- C / C ++
- SystemVerilog DPI组件
- Ibis-Ami.