功能和特性
HDL验证器™自动验证Microsemi上的HDL代码®FPGA板,使能FIL (FPGA-in- loop)仿真。FIL仿真有助于保证MATLAB的实现®算法或Simulink金宝app®在现实世界中,设计的行为与预期一致,增加了对硅实现的信心。
利用MATLAB算法或Simulink模型驱动F金宝appPGA的输入刺激,并分析FPGA的输出。
使用FIL测试,您可以以FPGA的速度验证设计,使您能够运行更广泛的测试用例集并对设计执行回归测试。
当与HDL Coder一起使用时,您可以使用HDL Workflow Advisor为Simulink生成FIL模型,并为Microsemi FPGA生成FPGA编程文件。金宝app
HDL验证器支持以下Mic金宝approsemi FPGA板的FIL仿真:
看到Microsemi使用要求获取有关Microsemi Libero受支金宝app持版本的信息®SoC的软件。