运行一个仿真金宝app软件®或MATLAB®与运行在Xilinx上的HDL设计同步的仿真®FPGA板。
FPGA-in-the-Loop模拟(高密度脂蛋白校验)
fpga在环(FIL)仿真提供了使用Simulink或MATLAB软件在真实硬件中测试任何现有HDL代码设计的能力。金宝app
FPGA-in-the-Loop模拟工作流(高密度脂蛋白校验)
选择生成块还是系统对象™,并决定是使用FIL Wizard还是HDL Workflow Advisor。
FPGA硬件验证(高密度脂蛋白校验)