文档

MATLAB AXI大师

MATLAB的FPGA板上访问AXI从属存储器®

使用FPGA设计中的MATLAB AXI Master IP访问MATLAB的车载内存位置，Aximaster目的。该对象通过JTAG电缆连接到IP，并允许读取命令从MATLAB命令行中从属内存位置。

功能

SetUpaximasterforvado 将AXI Master IP路径添加到Vivado项目
读书 从AXI4内存映射的奴隶中读取数据
写入 将数据写入AXI4内存映射的奴隶
发布 发行JTAG电缆资源

课程

Aximaster 从MATLAB的FPGA板上读取和写入存储位置

话题

为Matlab Axi Master设置

从MATLAB上访问FPGA板上内存的高级步骤

特色示例

使用MATLAB作为Axi Master访问FPGA外部内存

使用MATLAB作为Axi Master访问FPGA外部内存

此示例显示了如何将MATLAB用作AXI Master来访问连接到FPGA的外部DDR存储器。在FPGA中，有一个Xilinx DDR存储器控制器实例化用于访问DDR记忆。该内存控制器提供了一个AXI4从接口，用于FPGA中其他组件的读写操作。MATLAB作为AXI Master功能提供了一个Axi Master组件，可用于访问FPGA中的任何AXI从IPS。在此示例中，我们演示了如何将此Axi Master集成到Xilinx Vivado项目中，并使用MATLAB读取/写入/写入DDR存储器。
IP核心生成工作流程没有嵌入式ARM处理器：Xilinx Kintex-7 KC705

IP核心生成工作流程没有嵌入式ARM处理器：Xilinx Kintex-7 KC705

此示例显示了如何使用HDL Coder™IP Core Generative Workflow开发Xilinx®零件的参考设计，而无需嵌入ARM®处理器，但仍利用HDL Coder™生成的AXI接口来控制DUT。此示例将使用MATLAB作为HDL Verifier™和Xilinx JTAG主的AXI Master IP来访问HDL Coder™生成的DUT寄存器。对于MATLAB作为AXI Master，您可以直接从MATLAB访问DUT寄存器。对于Xilinx JTAG主机，您可以通过编写TCL命令使用Vivado TCL控制台访问DUT寄存器。FPGA设计在Xilinx Kintex-7 KC705板上实现。
打开脚本
这个话题有帮助吗？
Xilinx FPGA板文金宝app档的HDL验证者支持包
金宝app

尝试MATLAB，SIM金宝appULINK和其他产品下载188bet金宝搏

立即进行审判