主要内容

GE.>=

确定大于或等于

描述

例子

一种>=B.返回一个逻辑数组,其中元素设置为逻辑1(真正的) 在哪里一种是大于还是等于B.;否则,该元素是逻辑的0.错误的)。该测试仅比较数字阵列的实数。GE.返回逻辑0.错误的) 在哪里一种B.具有NaN或未定义分类元素。

通用电气(一种B.的)是另一种执行方式吗a> = b,但很少使用。它使运算符可用于类。

例子

全部折叠

找到哪些向量元素大于或等于给定值。

创建一个数字矢量。

A = [1 12 18 7 9 11 2 15];

测试要大于或等于的元素的向量11.

> = 11
ans =1x8逻辑阵列0 1 1 0 0 1 0 1

结果是具有逻辑值的向量1真正的)其中的元素一种满足表达式。

使用逻辑值的向量作为索引来查看其中的值一种大于或等于11.

a(a> = 11)
ans =1×412 18 11 15

结果是元素的子集一种

创建矩阵。

=魔法(4)
A =4×416 2 3 13 5 11 10 8 9 7 6 12 4 14 15 1

替换大于或等于的所有值9.与价值10.

a(a> = 9)= 10
A =4×410 2 3 10 5 10 10 8 10 7 6 10 4 10 10 1

结果是一种新的矩阵,其最大元素是10.

创建有序分类数组。

A =分类({“大”'中等的'“小”;'中等的'......“小”“大”},{“小”'中等的'“大”},“顺序”, 1)
A =2x3分类大型中小型小型大

该阵列有三类:“小”'中等的',“大”

查找大于或等于类别的所有值'中等的'

> ='中等的'
ans =2x3逻辑阵列1 1 0 1 0 1

一个逻辑的价值1真正的)表示大于或等于类别的值'中等的'

比较行的行一种

一(1):)> = (2:)
ans =1 x3逻辑阵列1 1 0

函数返回逻辑的1真正的)第一行的类别值大于或等于第二行。

创建复杂数字的向量。

A = [1+i 2-2i 1+3i 1-2i 5-i];

找到大于或等于的值2

a(a> = 2)
ans =1×2复杂2.000 - 2.0000i

GE.只比较元素的真实部分一种

使用ABS找出哪些元素在半径之外2从起源。

(abs () > = 2)
ans =1×4复合物1.0000 - 2.0000i 1.0000 + 3.0000i 1.0000 - 2.0000i 5.000 - 1.0000i

结果有更多的元素ABS占数字的虚构部分。

创建一个期间数组中。

D =小时(21:25)+分钟(75)
d =1 x5持续时间22.25小时23.25小时24.25小时25.25小时26.25小时

测试大于或等于一个标准日的元素的阵列。

d> = 1
ans =1 x5逻辑阵列0 0 1 1 1

输入参数

全部折叠

操作数,指定为标量、向量、矩阵或多维数组。输入一种B.必须具有相同的大小或具有兼容的大小(例如,一种是一个M.——- - - - - -N.矩阵和B.为标量或1——- - - - - -N.行向量)。有关更多信息,请参阅基本操作的兼容数组大小

您可以比较任何类型的数值输入,并且比较不会因为类型转换而损失精度。

  • 如果一个输入是序数分类数组,另一个输入可以是序数分类阵列,字符向量的小区阵列,或单个字符向量。单个字符向量扩展到与另一个输入相同大小的字符向量的单元阵列中。如果两个输入都是序数分类阵列,他们必须拥有相同的类别,包括他们的订单。看比较分类数组元素为更多的细节。

  • 如果一个输入是datetime数组,另一个输入可以是一个datetime数组、字符向量或字符向量的单元格数组。

  • 如果一个输入是期间数组,另一个输入可以是一个期间数组或数字数组。操作员将每个数值视为若干标准24小时天数。

  • 如果一个输入是字符串数组,那么另一个输入可以是字符串数组、字符向量或字符向量的单元格数组。对应的元素一种B.字母顺序进行比较。

数据类型:单身的||INT8.|int16|int32|int64|uint8.|uint16|UINT32|UINT64|逻辑|字符|细绳|分类|datetime|期间
复数支持:金宝app是的

提示

  • 有些浮点数不能精确地用二进制形式表示。这导致了结果的微小差异>=操作员反映。有关更多信息,请参阅避免浮点算术的常见问题

兼容性的考虑

全部展开

R2016B的行为更改

行为在R2020b中改变

扩展能力

C / c++代码生成
使用MATLAB®Coder™生成C和c++代码。

GPU代码生成
使用GPU Coder™为NVIDIA®GPU生成CUDA®代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

之前介绍过的R2006a