“通过基于模型的设计，我们可以先验证我们的算法和系统功能，适应规格更换更快，并评估更多的设计替代方案，而不是传统的设计流程。基于模型的设计有助于弥合算法专家和RTL工程师之间的差距。“
Mamoru Kamiya，瑞萨系统设计
Renesas Electronics的设计和应用技术公司，瑞萨系统设计开发了ASIC，大规模集成（LSI）系统和微型计算机，以及电子产品的核心技术。下载188bet金宝搏这些核心技术是汽车显示系统和数字成像设备中使用的先进图像处理和过滤算法。
为了加速图像处理的设计和实现图像处理自我核心，瑞萨工程师采用了Matlab的模型设计®和模拟金宝app®。
“因为我们开发的IP核心将用于多个产品，它必须具有高质量和灵活性，”瑞萨系统设计公司的高级设计工程师Mamoru 下载188bet金宝搏Kamiya说。“基于模型的设计使我们能够通过在开发的早期阶段制作实时原型来实现这些目标，通过广泛的测试用例进行广泛的模拟，系统地探索设计替代品，并在我们的设计中建立信心。”
瑞萨工程师采用了基于模型的图像处理算法开发和实现的设计。
在MATLAB和SIMULINK工作，工程师金宝app基于规范开发了一种图像处理系统的浮点模型。它们通过使用仿真产生的输出图像可视化图像处理算法的效果来对模型进行早期功能验证。
该团队使用计算机Vision Toolbox™可视化系统模型的输出图像。
使用Fixed-Point Designer™，它们将浮点设计转换为固定点。固定点设计器中的固定点顾问工具使它们能够自动化转换中的步骤，并检测溢出和下溢条件。
比较了定点和浮点版本的仿真结果后，团队使用HDL编码器™从其优化的Simulink模型生成可合成的HDL代码。金宝app
使用HDL编码器和HDL Verifier™，团队生成了一个测试台，它们用于通过Simulink和Cadence通过Cosimulation验证HDL金宝app®尖锐®。
它们优化了设计的速度和区域，以使用MATLAB脚本满足规范。此脚本使用一系列HDL编码器资源共享因子和流水线选项生成多个版本的代码，并使用Synopsy合成代码的每个版本®设计编译器。然后，该团队将合成结果与识别最佳设计进行了比较。
他们将合成的代码部署到Stratix®FPGA来自Altera（现在的英特尔的一部分）用于原型测试，然后用来自相同的Simulink模型生成的HDL代码合成ASIC的IP核心。金宝app
Renesas工程师使用Simulink和HDL编码器完成了图像处理系统的开发，并计划在未来的图像处理技术项目上使用基于模型的设计。金宝app
探索多种设计优化和替代品。“通过基于模型的设计，我们能够通过更改位宽，资源共享因素和管道寄存器的数量，然后再生HDL代码来系统地系统地优化设计，然后再生，”Kamiya说。“这种功能使探索替代设计选项简单，并执行参数优化以满足规范。”
生成的高效HDL代码。“优化后，自动生成的代码与我们最好的手写代码具有基本相同的区域和速度特征，”Kamiya说。“由HDL编码器生成的HDL代码在120 MHz的目标时钟频率下使用略微更少，而不是我们手写的等同HDL代码。”
迅速获得重要的工程技能。“通过使用Simul金宝appink和HDL编码器，一个在大约六个月内没有学习RTL设计的先前硬件经验的工程师，”Kamiya说。“这种功能是有助于启用三个工程师的团队在同一时间框架中设计和部署在FPGA上的复杂图像处理算法。”
您还可以从以下列表中选择一个网站：