Bei der FPGA-Programmierung Erzeugt Man Eine Beschreibung der Hardwarestruktur，Die Dann Mit Hilfe Von Syntheese- und Routingwerkzeugen Auf Den Eigentlichen FPGA-ChipÜbertragen威尔。Diese HardwareBeschreibung Findets Typischerweise在Speziellen Sprachen Wie VHDL Oder Verilog Statt。Anstelle Von FPGA-Programmierung Spricht Man Deshalb Auch von Einer FPGA-Konfiguration。
IM GEGensatz Zur Programmierung Etwa von Mikroprozessoren Richtet Sich Die FPGA-Programmierung Nicht AN einem Vorgorgebenen BetrieBsSystem Und Einer TreiberBasis Aus。Sie Zielt Stattdessen AUF Die Definition von Strukturen im Halbleiter Ab，DieSpäterdie beabsichtigten funktionenalführen。DasErmöglichteinenspezialisierungs-undparatedittätsgrad，der vonHerkömmlichen，Vorgefertigten Chips Nur Schwer Zu Erreichen Ist。WieLeistungsfähigein programmierter fpga ist，HängtVorAllem Davon Ab，Wie Gelungen Sein Design Ist und Damit Direkt von Seiner Sefizienten Programeruncen Programmierung。
Das Manuelle Arbeiten Mit HardwareBeschreibungen ErfordertEineGroßeErfahrungAuf Seiten des Programerers。麻省理工学院ZunehmenderKomplexitätVerlangsamt模具Dies Entwicklungs-und Vor Allem Die VerifikationsProzesse Erheblich。Alternativ Zum Manuellen Entwurf Setzen Sich Darum Immer Mehr Tools Zur FPGA-Programmierung Durch，Die Die Generung und Verifikation von HDL-Code Aus Programmier-und Entwicklungsumgebungen Wie Matlab und Simul金宝appink Heraus Automatisieren。
FPGA-Programmierung Mit Matlab und 金宝appSimulink
HDL编码器Ist Das Zentrale WerkzeugFürieFPGA-Programmierung在Der Mathworks-Entwicklungsumgebung。HDL编码器GeneriertPlattformunAnbängigen，SynthetisierBaren VHDL-und Verilog-Code Aus Matlab-Funktionen，Simulink金宝app-Modellen und StateFlow-Diguratflightmen。AußerdemErmöglichterififikation des generierten代码Beispielsweisefür高诚信 - 安威登奈赫DO-254 und Weiteren标准Durch DirekterückverfolgarkeitZwischen Sim金宝appulink-Modellen und Dem Daraus Generierten代码。
HDL验证者AutomatisiertAußerdemdie Verifikation von Vhdl- und Verilog-Designs und Macht Damit Die Manuelle Etersellung von TestbenchesFürvhdl und VerilogÜberflüssig。ErUnterstütztDie Anbindung Von HDL-Simulatoren Von Cadence®尖锐®，导师图形®MODELEIM®杜松子®一个matlab und s金宝appimulink sowie dieFPGA in-Loop-errifikationMIT FPGA-板vonXilinx.und.英特尔。
