优化在CommQPSKTXRX.SLX中建模的QPSK发射器进行HDL代码生成和硬件实现。

优化在QPSK发送器和接收器示例中建模的QPSK接收器，以获取HDL代码生成和硬件实现。HDL优化的模型显示了一个QPSK接收器，以硬件友好的方式解决现实世界通信问题，如运营商恢复和时序恢复。

实现64 QAM发射器和接收器，用于HDL代码生成和硬件实现。

HDL代码生成Viterbi解码器块的支金宝app持。它显示了如何检查，生成和验证从固定点维特比解码器模型生成的HDL代码。此示例还讨论了您可以使用的设置来更改您生成的HDL代码。

实现用于HDL代码生成和硬件实现的自动依赖监视 - 广播（ADS-B）接收器。此示例解码可用于跟踪飞机的ADS-B扩展漏斗消息。此示例中的HDL优化模型使用Simulink®块支持HDL代码生成来实现ADS-B接收器。金宝app金宝app该示例模型用于使用ADIM Devices AD9361 / AD9364（基于Xilinx Zynq的无线电）的ADS-B发送器/接收器的HW / SW Co-Design实现中的实时处理，这需要通信工具箱™金宝app金宝app支持基于Xilinx®Zynq®的Radio的支持包。