Vision HDL工具箱
FPGA및ASIC을을위한영상영상，비디오，컴퓨터비전시스템설계하기
Vision HDL Toolbox™는FPGA및ASIC의의비전시스템설계및구현을위한스트리밍스트리밍알고리즘을제공제공위한다양한인터페이스유형，프레임사이트，프레임속도세트를지원하는프레임워크입니다。이툴박스의영상처리，비디오및컴퓨터비전은hdl구현에적합한아키텍처사용합니다。
툴박스알고리즘은가독성높고가능vhdl®및verilog.®코드코드를생성하도록설계되어（HDL编码器™照片）。생성된HDL코드는최고8K해상도와와프레임레이트（高帧率）비디오비디오대해fpga상에서검증되었습니다。
툴박스의기능은matlab®함수，System Objects™，Si金宝appmulink®블록형태로제공됩니다。
시작하기：
자율주행
차선감지，움푹팬곳감지및변위계산용으로된시스템을을을을해서주행시스템구축을해보세요시스템시스템을해해
경계검출fpga어플리케이션용이미지조절。
하드웨어가속을이용한한
시뮬레처리처리알고리즘구현구현구현에하고시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레시뮬레에그런다음HDL编码器를사용하여하여가능한vhdl또는verilogrtl을생성합니다。
HDL지원边缘探测器블록및구성가능한한。
클록당여러개의픽셀처리
4또는8픽셀의병렬스트림지정하여fpga클록레이트에서4k，8k또는높은프레임이트의의비디오를처리처리。이션및코드에이션및코드에이자동으로업데이트업데。
최대8개의이병렬로병렬로되도록지정。
내장하드웨어데이터관리
vision hdl工具箱블록을사용하면하면제어，관심영역（roi）창및라인라인와스트리밍입력데데데데자동으로데데수수데수수수수수수HDL编码器를사용하여모델링하고시뮬레이션한한제어기능vhdl또는verilogrtl로생성합니다。
자동자동으로행을버퍼링버퍼링하여검출용용용용창을을
프레임과픽셀간변환
하드웨어상에서처리를풀프레임비디오를제어신호포함한픽셀스트림으로으로합니다합니다。그런다음스트리밍하드웨어출력을골든레퍼런스알고리즘에대해검증하기위해프레임으로변환합니다。
하드웨어하드웨어를이미지프레임프레임을제어신호와스트림변환변환해해해해해pix pix pix pix pix pix pixpix변환pix변환변환변환변환
matlab및si金宝appmulink검증예제와템플릿
하드웨어구현을검증하기위한图像处理工具箱™및计算机Vision Toolbox™알고리즘및테스트의사용방법방법을。
프레임프레임알고리즘을사용하여스트리밍하드웨어구현하기。
HDL및FPGAcosimulation
HDL Verifier™를사용하여rtl시뮬레이션또는matlab또는simulin金宝appk테스트환경에연결fpga개발키트로하드웨어서브시스템을검증합니다합니다합니다합니다합니다합니다。
HDL验证器는Xilinx®，英特尔®및微内可防图FPGA보드를사용하여fpga in-the-loop검증을지원합니다。
아이브비디오비디오입력으로플랫폼프로토이핑
Xilinx.®Zynq.®기반기반하드웨어VisionHDL工具箱支持包金宝app를다운로드하고HDL编码器및嵌入式编码器®이용하여matlab또는simul金宝appink구현결과에서코드생성하여화상처리응용프로그램프로토프로토프로토타이핑핑
실제비디오입력으로fpga하드웨어에서디자인을프로토이핑
제품적용
HDL编码器를사용하여하여하드웨어서브시스템모델로부터고품질의타겟적인인적및및및및및생성생성생성생성생성생성생성생성생성를생성생성생성
SoC인터커넥트인터페이스로로코드를생성생성
FPGA를를위한화상
프로토타입제작과시스템구축을위해비전어플리케이션을fpga로로타겟팅하는주요개념워크플로를소개하는하는하는비디오시리즈소개를시청시청과비디오시리즈를를시청시청
FPGA를를위한화상
프로토타입제작과시스템구축을위해비전어플리케이션을fpga로로타겟팅하는주요개념워크플로를소개하는하는하는비디오시리즈소개를시청시청과비디오시리즈를를시청시청
