编者按:此文件被选为Matlab Central本周精选
指南开始使用HDL编码器生成VHDL或Verilog的目标FPGA或ASIC硬件。该文件为以下工作提供了实务指引:
*为HDL代码生成建立您的MATLAB算法或Simulink模型金宝app
*如何创建HDL-ready Simulink模型，金宝app状态流程图和MATLAB函数块
*提示和先进的技术HDL代码生成
*特定FPGA / SOC目标的代码生成设置，包括AXI接口
*转换为固定点或利用本地浮点
*优化各种目标和目标
*验证生成的代码
它还包括示例以说明所选概念。
引用作为
杰克·埃里克森(2021)。HDL编码器评价参考指南GitHub (https://github.com/mathworks/HDL-Coder-Evaluation-Reference-Guide/releases/tag/v3.0.0)。检索．
评论和评级（28）
例子
例子
例子
你也可以从以下列表中选择一个网站:
◄名
为各种各样的建模构造获得最佳性能的指导方针的优秀衔接!
我认为这份参考指南对我们的客户会很有用。谢谢你的努力!
日本語ドキュメントも入っているので,日本のユーザにもオススメです。