Xilinx fpga和Zynq soc
在Xilinx设备上建模、验证和编写算法
领域专家和硬件工程师使用MATLAB®和仿真软金宝app件®开发用于部署在Xilinx上的原型和生产应用程序®FPGA和Zynq®SoC设备。
使用MATLAB和Simulin金宝appk，您可以:
- 在系统级对硬件架构进行建模
- 在不写任何代码的情况下对FPGA或SoC进行编程
- 使用MATLAB和Simulink产品模拟和调试FPGA或SoC下载188bet金宝搏金宝app
- 为FPGA或SoC集成生成产品HDL和C代码
“我们在我们的领域有丰富的经验，但在FPGA集成方面经验很少。金宝appSimulink和HDL编码器使我们能够专注于为我们的产品设计智能算法，而不是如何在特定的FPGA上运行这些算法。”
Boris Van Amerongen, Orolia
建模与仿真
金宝app基于模型的设计的Simulink使您能够减少Xilinx FPGA和Zynq SoC应用程序的开发时间，方法是在高层对硬件实现建模并在系统上下文中进行模拟。你也可以量化定点以更有效地利用资源，或生成合成器本机浮点HDL更容易fpga程序．
生成可合成的VHDL®或Verilog®直接从HDL-ready Simulink和MA金宝appTLAB函数块的应用程序，如信号处理，无线通信，电机和功率控制和图像/视频处理．
用于DSP的Xilinx系统生成器和Xilinx模型作曲家将特定于Xilinx的块添加到Simulink以获取系统级仿金宝app真和硬件部署。您可以将系统生成器块与本机Simulink块集成，用于HDL代码生成。金宝app
SoC块集™ 用于分析的软硬件交互性能Zynq UltraScale+ MPSoC和RFSoC器件，包括内存的使用和调度/OS效果。
在同一设计中混合浮点和定点操作。此三角运算使用标准Xilinx FPGA资源以浮点形式实现。
探索产品下载188bet金宝搏
在Xilinx Zynq SoC软件定义无线电平台上运行的无线应用程序原型，并在MATLAB和Simulink中进行实时分析。金宝app
基于FPGA和zynqsoc平台的原型设计
要开始制作原型，可以下载金宝app支持包以预先配置的Xilinx FPGA和Zynq soc为基础的无线实况评估平台为目标软件定义无线电，无刷直流电机控制，视频和图像处理有现场摄像机输入，或者深度学习推理处理。然后，HDL Coder将指导您完成直接从Simulink编程FPGA或SoC的步骤，而无需编写HDL代码。金宝app
您可以从多种技术中选择，直接从MATLAB和Simulink调试FPGA原型。金宝app您可以插入IP到:读取或写入AXI寄存器以及在MATLAB和板载存储器之间传输大信号或图像文件;捕获数据从内部信号到FPGA在MATLAB中进行分析;或者在运行的评估工具上测试算法FPGA-in-the-loop使用MATLAB或Simulink测试平金宝app台。
探索产品下载188bet金宝搏
用于生产集成的HDL和IP核心生成
支持HDL代码生成功能的大多数块金宝appHDL块属性它允许您指定自定义硬件实现选项，如管道插入、资源共享和RAM映射。HDL代码生成设置使您能够全局自定义优化、重置样式、时钟启用、命名约定等。加上在Simulink中设计实现体系结构的能力，您可以完全控制金宝app速度和面积优化用于Xilinx FPGA和Zynq SoC设备。
您可以在Vivado中生成可读的可合成RTL，以便和非算法内容集成®．如果你安装Zynq的HDL编码金宝app器支持包，然后您可以生成一个IP核心包装器，该包装器使用各种AXI协议与Arm通信®处理器和其他设备IP。你可以使用嵌入式编码器®金宝appZynq支持包生成驱动程序和应用软件，为Arm应用处理器编程。
来自生成的HDL和IP核心的报告。IP核心生成报告显示设计输入和输出到AXI寄存器和协议的映射。
探索产品下载188bet金宝搏
让我们知道我们能如何帮助你
联系我们进行定制评估，并根据您的需求获得定价。
在fpga上部署5G NR无线通信
阅读白皮书以了解完整的工作流程。
