微半fpga和soc

在MicroEMI设备上对算法进行建模、验证和编程

领域专家和硬件工程师使用MATLAB®和仿真软金宝app件®开发用于部署在Microsemi上的原型和生产应用程序®FPGA和SoC器件。

使用MATLAB和Simulin金宝appk,您可以:

  • 在系统级对硬件架构进行建模
  • 无需编写任何代码即可编程FPGA
  • 使用MATLAB和Simulink工具模拟和调试FPGA金宝app
  • 完成生产FPGA和SoC的设计

“作为一名机电系统工程师,我的专长是控制系统及其模型,而不是HDL和fpga。通过基于模型的设计,我可以利用我对控制器和被控制系统的理解和知识,完成更多通常由FPGA工程师完成的工作,并减少他们的工作量。”

Rob Reilink DEMCON

FPGA编程的建模

使用MATLAB和Simulink为算法添加硬件架构。这包括定点量化,因此您可以更高效地使用资源,以及本地浮点代码生成,因金宝app此您可以更轻松地fpga程序.重用您的测试和黄金参考算法来模拟每个连续的细化。

HDL Coder™直接从面向HDL的Simulink和MATLAB函数块生成可合成的VHDL或Verilog金宝app信号处理无线通信电机与功率控制图像/视频处理


Microsemi fpga和soc编程

HDL Coder指导您通过步骤直接从Simulink编程FPGA或SoC,而无需编写任何一行代码。金宝app从HDL编码器,您可以优化和生成合成VHDL®或Verilog®以及插入SoC的axis接口。从那里你可以调用嵌入式编码器®生成C/ c++来编写在嵌入式处理器上运行的软件。

使用HDL Coder,您可以指定Microsemi FPGA作为目标设备。您可以自动创建Libero®SoC设计套件项目、执行合成、运行地点和路线。


了解更多

探索产品下载188bet金宝搏

FPGA仿真与调试

HDL验证器™ 重用MATLAB和Simulink测试环境以验证FPGA设金宝app计。

使用联合仿真,您可以自动运行MATLAB或Simulink测试台,连接到您的Verilog或VHDL设计,在Mentor金宝app Graphics或Cadence design Systems的模拟器中运行。

FPGA-in-the-loop模拟将MATLAB或Simulink测试台连接到所支金宝app持的金宝appMicrosemi FPGA板通过以太网。

在MATLAB或Simulink测试台上测试你的设计实现。金宝app


FPGA生产与SoC设计

领域专家和硬件工程师使用MATLAB和Simulink协作生产FPGA和SoC的设计金宝app无线,视频/图像处理,电机/电源控制,以及安全至上应用。

HDL编码器高级综合优化可帮助您实现设计目标,同时保持生成的RTL、模型和需求之间的可跟踪性,这对于高完整性工作流(如做- 254. HDL编码器与可合成的VHDL和Verilog一起生成IP核可轻松插入Libero进行系统集成。HDL验证器生成有助于提高速度的验证模型试验台发展。