过滤器设计HDL编码器™工作流程自动化HDL中的过滤器设计的实现。首先,使用DSP Systembox™工具过滤器设计器或过滤器构建器设计过滤器。然后,使用“生成HDL”对话框或“generatehdl.
配置代码生成选项并生成设计的VHDL或Verilog实现。此工作流程使您能够通过快速原型设计和实验来进行微调算法和模型,同时在HDL实现上花费较少的时间。看启动过滤器设计HDL编码器。
fdhdltool. |
打开生成HDL对话框 |
generatehdl. |
为量化过滤器生成HDL代码 |
基本的HDL代码生成属性 | 自定义筛选器名称,目标文件夹和指定目标语言 |
访问过滤器设计HDL编码器工具。
选择目标语言。HDL代码在VHDL或Verilog中生成。
一旦您的过滤器设计和HDL设置就绪,为您的设计生成HDL代码。
要保存代码生成设置,可以生成包含所选选项的脚本。
在关闭会话之前保存参数设置。
了解过滤系统对象的HDL代码的细节。
您可以从DSP System Toolbox™生成过滤系统对象的HDL代码。