滤波器设计HDL编码器
为定点滤波器生成HDL代码
Filter Design HDL Coder™可生成可合成、可移植的VHDL®和Verilog®用MATLAB设计的实现定点滤波器的代码®在fpga或asic上。它自动创建VHDL和Verilog测试工作台，用于模拟、测试和验证生成的代码。
开始
学习滤波器设计HDL编码器的基础知识
代码生成原理
HDL代码生成启动，语言选择，HDL代码生成脚本
过滤器配置选项
单速率，多速率，级联，其他高级数字滤波器
优化
资源使用，时钟速度，芯片面积，延迟
定制
文件名和位置，标识符和注释，端口和重置，HDL语言结构
验证
HDL测试平台的生成，以及与第三方EDA工具的协同仿真
综合与工作流自动化
编译、模拟和合成脚本生成
您也可以从以下列表中选择一个网站:
