HDL Verifier™让您测试和验证Verilog®和硬件描述语言(VHDL)®fpga、asic和soc的设计。您可以通过在MATLAB中运行的测试平台来验证RTL®或仿真金宝app软件®使用与HDL模拟器的联合仿真。这些相同的测试平台可以与FPGA和SoC开发板一起使用,以验证硬件中的HDL实现。
HDL Verifier提供了在Xilinx上调试和测试FPGA实现的工具®和英特尔®董事会。您可以使用MATLAB来写入和读取内存映射寄存器,以便在硬件上测试设计。您可以在设计中插入探针,设置触发条件,将内部信号上传到MATLAB中进行可视化和分析。
HDL验证器生成用于RTL测试平台的验证模型,包括通用验证方法论(UVM)测试平台。这些模型运行在支持SystemVerilog直接编程接口(DPI)的模拟器中。金宝app
学习HDL验证器的基础知识
HDL仿真器与MATLAB和Simulink的联合仿真金宝app
用MATLAB和Simulink连接FPGA板,进行硬件设计的验证和调试金宝app
生成UVM或SystemVerilog DPI组件
生成测试台来验证使用HDL Coder™生成的HDL代码
SystemC TLM虚拟原型的生成
金宝app支持第三方硬件,如Xilinx、Intel和Microsemi®FPGA板