Xilinx fpga和Zynq soc
模型，验证和编程Xilinx设备上的算法
领域专家和硬件工程师使用MATLAB®和模拟金宝app®开发原型和生产应用程序在Xilinx上部署®FPGA和Zynq®SoC设备。
使用MATLAB和Simulin金宝appk，您可以:
- 在系统级对硬件架构进行建模
- 在不编写任何代码的情况下编程您的FPGA或SOC
- 使用Matlab和Simulink产品模拟和调试FPGA或SOC下载188bet金宝搏金宝app
- 为FPGA或SOC集成生成生产HDL和C代码
“我们在我们的领域有丰富的经验，但在FPGA集成方面经验很少。金宝appSimulink和HDL编码器使我们能够专注于为我们的产品设计智能算法，而不是如何在特定的FPGA上运行这些算法。”
博士·瓦·阿梅隆根，奥罗利亚
建模与仿真
金宝app模拟基于模型的设计，可以通过在系统上下文中建模硬件实现并在系统上下文中模拟来降低Xilinx FPGA和Zynq SoC应用程序的开发时间。此外，您可以量化固定点有效资源使用，或生成可合成本土浮点HDL更容易fpga程序．
HDL Coder™生成可合成的VHDL®或Verilog®直接从HDL-ready Simulink和MA金宝appTLAB函数块的应用程序，如信号处理那无线通信那电机与功率控制,图像/视频处理．
用于DSP的Xilinx系统生成器和Xilinx模型作曲家将特定于Xilinx的块添加到Simulink以获取系统级仿金宝app真和硬件部署。您可以将系统生成器块与本机Simulink块集成，用于HDL代码生成。金宝app
SoC Blockset™让您分析硬件-软件交互的性能Zynq UltraScale + MPSOC和RFSOC设备，包括内存的使用和调度/操作系统效果。
在同一设计中混合浮点和定点操作。这个三角运算是使用标准Xilinx FPGA资源在浮点中实现的。
了解更多
探索产品下载188bet金宝搏
在Xilinx Zynq SoC软件定义的无线电平台上运行的无线应用的原型，并在Matlab和Simulink中进行实时分析。金宝app
基于FPGA和Zynq soc平台的原型设计
要开始制作原型，可以下载金宝app支持包瞄准预先配置的基于Xilinx FPGA和Zynq SoC的评估平台，用于实时空中软件定义的无线电那无刷直流电机控制那视频和图像处理带有实时摄像机输入，或深度学习推理处理。然后，HDL编码器将通过步骤指导您直接从Simulink编写FPGA或SoC的步骤，而无需编写HDL代码。金宝app
您可以从Matlab和Simulink中选择多种技术来调试FPGA原型调试。金宝app您可以将IP插入：读或写axis寄存器并在MATLAB和板载存储位置之间传输大信号或图像文件;捕获数据从FPGA内部的信号进行MATLAB分析;或在评估套件上测试您的算法FPGA in-in-Loop使用MATLAB或Simulink测试平金宝app台。
生产集成的HDL和IP核生成
支持HDL代码生成功能的大多数块金宝app高密度脂蛋白块属性这让您指定自定义硬件实现选项，例如管道插入，资源共享和RAM映射。HDL代码生成设置使您能够全局自定义优化、重置样式、时钟启用、命名约定等。加上在Simulink中设计实现体系结构的能力，您可以完全控制金宝app速度和面积优化用于Xilinx FPGA和Zynq SoC器件。
你可以在Vivado中生成可读的合成RTL，用于与非算法内容集成®．如果安装了HDL编码器支持Zy金宝appnq包装，然后您可以生成一个使用各种axis协议与Arm通信的IP核心包装器®处理器和其他设备的IP。你可以使用嵌入式编码器®金宝app支持Zynq的包装生成驱动程序和应用软件，为Arm应用处理器编程。
来自生成的HDL和IP核心的报告。IP核心生成报告显示设计输入和输出到AXI寄存器和协议的映射。
探索产品下载188bet金宝搏
让我们知道我们能如何帮助你
联系我们进行定制评估，并根据您的需求获得定价。
在fpga上部署5G NR无线通信
阅读白皮书以了解完整的工作流程。
