addAXI4SlaveInterface
类:hdlcoder。ReferenceDesign
包:hdlcoder
添加和定义AXI4从接口
语法
addAXI4SlaveInterface (InterfaceConnection, ref_design_port BaseAddress, base_addr)
addAXI4SlaveInterface (InterfaceConnection, ref_design_port BaseAddress, base_addr, MasterAddressSpace, master_addr_space)
addAXI4SlaveInterface (InterfaceConnection, ref_design_port BaseAddress, base_addr,名称,值)
addAXI4SlaveInterface (InterfaceConnection, ref_design_port BaseAddress, base_addr, MasterAddressSpace, master_addr_space,名称,值)
描述
addAXI4SlaveInterface(“InterfaceConnection”,为Altera添加并定义一个AXI4接口®Xilinx的参考设计或AXI4或AXI4- lite接口®伊势参考设计。ref_design_port“BaseAddress”,base_addr）
addAXI4SlaveInterface(“InterfaceConnection”,为Xilinx Vivado添加和定义一个AXI4或AXI4- lite接口®参考设计。ref_design_port“BaseAddress”,base_addr“MasterAddressSpace”,master_addr_space）
addAXI4SlaveInterface(“InterfaceConnection”,添加和定义用于Altera参考设计的AXI4接口，或用于Xilinx ISE参考设计的AXI4或AXI4- lite接口，以及由一个或多个指定的附加选项ref_design_port“BaseAddress”,base_addr，名称,值）名称,值参数。
addAXI4SlaveInterface(“InterfaceConnection”,添加并定义Xilinx Vivado参考设计的AXI4或AXI4- lite接口，以及由一个或多个指定的附加选项ref_design_port“BaseAddress”,base_addr“MasterAddressSpace”,master_addr_space，名称,值）名称,值参数。
输入参数
名称-值对的观点
指定可选的逗号分隔的对名称,值参数。的名字参数名和价值为对应值。的名字必须出现在引号内。可以以任意顺序指定多个名称和值对参数Name1, Value1,…,的家．
InterfaceType——接口类型
{“AXI4-Lite”、“AXI4”}(默认)|“AXI4”|“AXI4-Lite”
接口连接类型，指定为特征向量或者一个单元阵列的特征向量。
例子:“InterfaceType”、“AXI4-Lite”指定一个“AXI4-Lite”接口类型连接。
InterfaceID——接口名称
{“AXI4-Lite”、“AXI4”}(默认)|字符向量
接口的名称，指定为字符向量。当你提供InterfaceID，InterfaceType必须设置为其中之一“AXI4”或“AXI4-Lite”．
例子:“InterfaceID”、“MyAXI4’,‘InterfaceType’,‘AXI4’指定接口名称为“MyAXI4”接口类型为“AXI4”．
IDWidth—ID信号的宽度
12(默认)|正整数
所有ID信号的宽度，例如AWID，WID，干旱,掉，指定为正整数。此属性使您能够指定希望HDL DUT IP核中的AXI4从接口连接到的axis主接口的数量。默认值为12，它允许您将HDL IP核连接到一个AXI主接口。如果要将IP核连接到多个AXI Master接口，请增加IDWidth．ID宽度是特定于工具的。
例子:“IDWidth”、“13”可能表明您希望IP核心连接到参考设计中的两个axis主接口。
HasProcessorConnection—表示与处理器的AXI4从连接
真正的(默认)|假|逻辑数据类型
指示处理器是否是IP核AXI4从接口的主从接口之一。要为IP核心AXI4从接口启用设备树生成，请将此值设置为真正的．
例子:“HasProcessorConnection”,“假”
DeviceTreeNodes-在设备树中引用处理器AXI4主总线节点
" "(默认)|字符串|字符向量
在设备树中引用处理器AXI4主总线节点。设置此值以匹配注册设备树中相应总线节点的名称。对设备树节点的引用必须以“&”．要根据节点的标签引用节点，请指定“&”标签前，如“mylabel”．要通过路径引用一个节点，请指定其内部路径“&”{和“}”,如“& {/ myNode / childNode}”．
例子:“DeviceTreeNodes”、“&fpga_axi”
提示
在运行此方法之前，必须运行
addClockInterface方法。的
addAXI4SlaveInterface方法是可选的。您可以在没有AXI4从接口的情况下定义自己的自定义参考设计。要将DUT的HDL IP核连接到参考设计中的多个axis主接口，请使用
IDWidth此方法的属性。想要了解更多，请看在参考设计中定义多个AXI主接口来访问DUT ax4从接口．
另请参阅
你也可以从以下列表中选择一个网站:
