ミックスドシグナルシステム向けmatlabおよびsim金宝appulink
アナログアナログシステムとミックスミックスドシグナルシステムの解析解析，设计，検证
马铃薯®とs金宝appimulink.®を使，迅速，迅速な调查，设计设计前の，ミックスミックスドシグナルシステムの検证をい
ミックスドシグナル集积回路（IC）ののを始めるあたり，混合信号块集™モデルのpllおよびadcをををでき。基本构成はシートので特徴づけシートの内蔵内蔵徴内蔵内蔵。内蔵の解析ツールと测定ベンチにより，検证作业の负担をできます。
PCI Express®，USB，DDR，イーサネットイーサネットの高速リンクのと解析は，Serdes Toolbox™，Serdes Toolbox™をを使して，チャネルイコライゼーションスキームをして评価，チャネルシミュレーション向けのののし，チャネル向けのinsbis-amiモデルを自动的に生成できでき。
MATLABとSI金宝appMULINKををすれば，次のことが可になります。
- PLL，DAC，ADC，SERDES，SMPS，およびおよびその他のミックスドシグナルシステムのビヘイビア作作作作作作者
- トップトップダウン设计手手，アナログ/デジタル设计のトレードオフを评価
- コシミュレーションを通讯て，またはsystemverilogモジュールモジュールibis-amiモデルの作物成により，システムレベルのモデルedaツールに连携
- テストテストチップを制造するするに，アナログ/デジタルハードウェアおよび制御ロジック含む设计を検证
「回路レベルのシミュレーションに3日かかりました.matlabとsimu金宝applinkの使用により，シミュレーション时间をわずか1分」できました。」
Jun Uehara，Epson Toyocom
ミックスドシグナルの解析
最高レベルで化と，matlabを使使てててなシステムシステムシステムを解析できできシステムををできできととをできできととととととととととと変调変调优劣优劣优劣优劣ややややや図ななな优劣优劣优劣优劣や优劣図図図図図から読み取れるシステムの安静性，などを解析できます。
matlabとsi金宝appmulinkの解析ツールツールををてててて设计ししししし探索たとえば，混合信号块，matlabの机组を使，matlabの机组使使し，pllの闭ループおよび开放の解析を実行し，ループフィルターを迅速に设计ます。
MATLABは，スプレッドシートやC / C ++言语などの従来のプログラミング言语に优る解析机能と可视化机能を提供します。ただし，既存の投资を放弃する必要はありません。MATLABは，微软®excel.®およびc / c ++言语に対応しています。
ミックスドシグナルのトップダウン设计
ビヘイビアモデルと测定テストベンチを使用して详述し，さらに迅速な设计と検证を可能にします.金宝appSimulinkでは，さまざまな抽象化レベルで，制御ロジックやデジタルハードウェアと共にアナログ回路をシミュレーションできます。
“伝达关关”の抽象化学レベルで连続时空，またはsimscape电气™のいずれいずれを使かししてを记述，およびrlc要素，オペアンプ，スイッチなどのをを。
浮か，アルゴリズムを含む使て，ビットデータ型て，ビットデータデータ，ビットデータデータ，ビット度，ビットデータ，最后，ビットデータ，ビットに，ビットデータ，ビットに，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビット度，ビットに，ビットに最后にに最后に最后最后にににににに最后にに最后に。ASICとFPGAをターゲットする合成可なHDLコードを生成します。
MATLAB关节または状态流®を小数点ステートますをレベルロジックステートますますアルゴリズムロジック点します。固定小数点データますますます，组み込みc / c ++コード生成を使使ししするか，asかか，asおよびfpgaをターゲットターゲットする合成可なHDLコードを生成するかをできます。
ミックスドシグナルの検证
システムレベルモデルは，设计设计フローの次の段阶にに付けられている必要必要ありありありモデルモデルととと金宝appますますますますモデルモデルととますををををモデルモデルモデルモデルモデルモデルモデルをををををををモデルモデルモデルをををををモデルをををモデルををモデルををををモデルをモデルモデルモデルをモデルをモデルモデルモデル
コシミュレーションシミュレーションのタイムステップごとにためため绪タイムに実ためためモデルをシミュレーションできアナログためモデルをシミュレーションできシミュレーションてモデルをシミュレーションでき実れるモデルをシミュレーションでき実アナログモデルをシミュレーションできシミュレーションランタイムランタイムのタイムが実アナログアナログのシミュレーションステップできシミュレーションのリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクリンクランタイムリンクリンクリンクリンクリンクアナログl®Virtuoso.®AMS DESIMERERがS金宝appIMULINKへのコシミュレーションリンク提供しますます。
回帰テストや机械検证环境での再利用のために，dpi-cインターフェイスインターフェイス活使用し，matlabアルゴ金宝appリズムとsimulinkモデルをsystemverilogモジュールエクスポートエクスポートますますます。
MATLABをを使使ててて结果を解析し，データをより效果的に可化，最最より效果的に视化，最最化，机构学院，深层学习习の法を使しビヘイビアモデルさらに调整できでき。
ミックスドシグナル検证の最终段阶，デバイスデバイスです。このこの段阶で，matlabとs金宝appimulinkは様々な机器とと统さ，モデルを介してされ，モデルを介してベクトルををするテストを构筑构筑し构筑しししし，结果を解析できます。
位位期回路（PLL）
トランジスタレベルのモデルは正式ですが，位相同期回路（pll）ののにおいては，速度が非常に遅くなり。多重のの合，フィードバックループでは，ロック时间の取得に长，ロックシミュレーション取得は长长のをを，位位相ノイズの影响のの确な予测にはシミュレーションのさなさなタイムステップを要し要金宝appしsimulinkと混合信号块集は，オーバーサンプリングを必要せず，可変ソルバーを使ずし非常高度なpllシミュレーションを実现します。
従来の制御を継承するsim金宝appulinkにに，フィードバックループでに效率にシステムをシミュレーションできるシミュレーションが搭载よりれていますエンジンモデリングモデリングよりています。数日又数量分数数に短缩できます。
データコンバーター（ADC / DAC）
アナログ - デジタルコンバーター（ADC）の设计と検证においては，连続时间信号离散においては，连続时间信号と离散空中信号をにシミュレーションできる能金宝appできるがなります.simulink〗，同じ环境のアナログとデジタルでモデリングを行できるため，香料ツールで必要となる时空时间でadcを设计できます。
金宝appSimulinkを使用するとadcを设计できる，エンジニアはより迅速パラメーターパラメータースイープを行，より短い时间で详细なををます。纤维块块。混合信号块集のテストベンチ使使とと，分支非直非直と，积分非直非直と（INL）），微分绕线性（dnl），ノイズ性能を迅速に评価ます。
Serdesおよび高度リンク
高いデータレートで动作するするシリアルシステムとddrパラレルイコライゼーションシステムの解析およびううことで，シミュレーションの速度速度大幅に速度が低低性ありあります低能能し性た场ありリスクリスク能に能能能场リスクリスクリスク生活，设计调查の范囲が制れれ。
Serdes Designerアプリアプリをまたはする，NRZ信号またはPAM4信号を使はてな含む，任意の高度ますスキームをはでできます含むからは。金宝appまたは，自行のからて，独システムともますアルゴリズムシステムととをうためにと検证をうにに，にに，独にをう，独システムとをアルゴリズム，统するとをうにととをアルゴリズムためにととをアルゴリズムためとと検证をうにとと検证をうシステムとー検证をためシステムとと検证をうシステムとと検证をう统とと検证ますうシステムとと検证を。をを用して宜必思 - amiモデルモデル自动的に生成できでき。
关键词
制品を见る
rfパワーアンプのデジタル（dpd）
デジタルプリディストーションは理念的にはですです，実践には困难伴います.matlabは，rfパワーアンプ（pa）がもたらすがもたらすを详しくし（pa）がもたらすがもたらすををしし，テスト机器の制御，复雑なデータの，dspまたはfpga用のアルゴリズム构筑を行うの，统一され环境を提供します。
MATLABでは，変更済みのvolterraシリーズシリーズやてて性を含むモデル単简介にし，rf bloarsset™电路信封を使使用してできます。rf paをシミュレーションすることで，ラボテストラボテスト移る前に，量子化，その他のrf效果效果できます。
