Microsemi FPGA및SoC

Microsemi기기에서알고리즘을모델링,검증,프로그래밍할수있습니다。

분야별전문가와하드웨어엔지니어는MATLAB®및仿金宝app真软件®를사용하여Microsemi®FPGA및SoC기기에배포할프로토타입과프로덕션응용프로그램을개발할수있습니다。

MATLAB및仿真金宝app软件를사용하여다음과같은작업을수행할수있습니다。

  • 시스템수준에서하드웨어아키텍처모델링
  • 코드작성없이FPGA프로그래밍
  • FPGA MATL金宝appAB및仿真软件툴을사용한시뮬레이션및디버그
  • 프로덕션FPGA및SoC설계수행

“메카트로닉시스템엔지니어로서제전문분야는HDL이나FPGA가아닌제어시스템과모델입니다。모델기반설계덕분에제어기와제어대상시스템에대한저의지식과통찰력을활용해서보통FPGA엔지니어가하는작업을더많이수행하면서그들의업무부담을덜어줄수있게됐습니다。”

Rob Reilink DEMCON

FPGA프로그래밍을위한모델링

MATLAB및仿真金宝app软件를사용하여알고리즘에하드웨어아키텍처를추가할수있습니다。여기에는고정소수점양자화로리소스를더효율적으로활용하고네이티브부동소수점코드생성을통해더쉽게FPGA를프로그래밍하는것이포함됩니다。테스트와골든레퍼런스알고리즘을재사용하여각각의연속적인개선사항을시뮬레이션할수있습니다。

高密度脂蛋白编码器™를통해仿真金宝app软件MATLAB및의HDL호환함수블록으로부터합성가능한硬件描述语言(VHDL)또는Verilog를바로생성하여신호처리무선통신모터및전력제어영상/비디오처리등의응용분야에사용할수있습니다。


Microsemi FPGA및SoC프로그래밍

高密度脂蛋白编码器를통해仿真金宝app软件에서HDL코드를한줄도작성하지않고도직접FPGA나SoC를프로그래밍하는단계를안내받을수있습니다。高密度脂蛋白编码器에서SoC에추가할AXI인터페이스및합성가능한硬件描述语言(VHDL)®또는Verilog®를최적화하고생성할수있습니다。이후嵌入式编码器®를호출하여C / c++코드를생성함으로써임베디드프로세서에서실행되는소프트웨어를프로그래밍할수있습니다。

高密度脂蛋白编码器를사용하면Microsemi FPGA를타겟기기로지정할수있습니다。자동으로自由人®SoC设计套件프로젝트를생성하고,합성을수행하고배치및배선을실행할수있습니다。


FPGA시뮬레이션및디버그

高密度脂蛋白校验™를사용하면MATLAB및仿真软件테스트환金宝app경을재사용하여FPGA설계를검증할수있습니다。

연동시뮬레이션을통해导师图形나节奏设计系统의시뮬레이터에서실행되는Verilog또는硬件描述语言(VHDL)설계에연결된MATLAB또는仿真软件테스트벤치를자동으로실행할수있습니다。金宝app

FPGA-in-the-Loop시뮬레이션은MATLAB또는仿真软金宝app件테스트벤치를지원되는Microsemi FPGA보드에이더넷을통해연결합니다。

구현된설계를MATLAB또는仿真软件金宝app테스트벤치에서테스트할수있습니다。


프로덕션FPGA및SoC설계

분야별전문가와하드웨어엔지니어는MATLAB및仿真软件를사金宝app용하여무선,비디오/영상처리,모터/전력제어,안전필수응용분야에대한프로덕션FPGA및SoC설계를협업할수있습니다。

高密度脂蛋白编码器의상위수준합성최적화로생성된RTL,모델및요구사항간추적성을유지하면서설계목표를충족할수있는데,이는做- 254같은고무결성워크플로에서중요합니다。高密度脂蛋白编码器는합성가능한硬件描述语言(VHDL)및Verilog이외에도,시스템통합을위해自由人에손쉽게추가되는IP코어를생성합니다。高密度脂蛋白校验는테스트벤치개발속도를높일수있는검증모델을생성합니다。