英特尔FPGAおよびsoc

英特尔デバイスでアルゴリズムのモデリング,検証,およびプログラミングを行います。

特定分野の専門家およびハードウェアエンジニアは,MATLAB®およびs金宝appimulink.®を使用して,英特尔®FPGAおよびSoCデバイス上に展開するためのプロトタイプおよび本番環境アプリケーションを開発します。MATLABと仿真金宝app软件を使用すれば,次のことが可能になります。

  • システムレベルでのハードウェアアーキテクチャのモデリング
  • コードを记述しないfpgaのプログラミング
  • MATLABおよび仿真金宝app软件のツールを使用したFPGAのシミュレーションおよびデバッグ
  • 本番環境のFPGAおよびSoC設計の実行

“メカトロニクスシステムのエンジニアとしての私の専門は制御システムとそのモデルであって,高密度脂蛋白やFPGAではありません。モデルベースデザインでは,コントローラーと,制御されているシステムに関する私の洞察や知識を活用して,通常FPGAエンジニアが行う作業の多くを実行し,作業負荷を軽減できます。」

Rob Reilink DEMCON

FPGAプログラミングのモデリング

MATLABおよびSI金宝appMULINKををててアーキテクチャをアルゴリズムにこれし。定点量化(30:45)が含まれるため,リソースをより効率的に使用できます。また本机浮点(9:19)コード生成も含まため,fpgaをより简ににできますます。テストとゴールデン·リファレンスアルゴリズムを再利用して,一般の改良点シミュレートしします。

高密度脂蛋白编码器™は,信号処理ワイヤレス通信モーターと電力制御,および画像/動画処理などのアプリケーション用に,高密度脂蛋白対応金宝appの仿真软件およびMATLAB関数ブロックから直接合成可能な硬件描述语言(VHDL)またはVerilogを生成します。英特尔DSP Builderは,シミュレーションおよびHDLコード生成のためにネイティブブロックと統合できる英特尔固有のブロックを仿真软件に追加し金宝appます。

SoC Blockset™を使用して,メモリの使用やスケジューリング/ OSの影響など,ハードウェアアーキテクチャおよびソフトウェアアーキテクチャの影響を解析します。


英特尔FPGAおよびsocのプログラミング

高密度脂蛋白编码器では,仿金宝app真软件から直接FPGAまたはSoCをプログラミングする手順が用意されています。コードを書く必要はありません。HDL编码器から、AXI インターフェイスと共に合成可能な VHDL または Verilog を最適化および生成して SoC に接続できます。そこから Embedded Coder を呼び出して、C/C++ を生成し、組み込みプロセッサで実行するソフトウェアをプログラミングします。

嵌入式CoderrおよびHDL编码器でで用する英特尔FPGA.および英特尔SoCこれらデバイスのサポートパッケージがダウンロードできできできは,英特尔Quartus素合成,配置配置线,およびFPGA/ SoCプログラミング自动化しし。


FPGAのシミュレーションとデバッグ

はHDL匹配器,MATLABおよび仿真软件のテスト環金宝app境を再利用してFPGA設計を検証します。

cosimulation(35分)では,导师图形または节奏设计系统のシミュレータで実行されているVerilogまたは硬件描述语言(VHDL)設計に接続されたMATLABまたは仿真软件のテストベンチを自動的に実行できます。金宝app

FPGAインザループシミュレーションは,イーサネット,JTAG,またはpci - express(2:52)経由で,サポートされている英特尔FPGAボードにMATLABまたは仿真软金宝app件テストベンチを接続します。

阿喜主人インターフェイスとしてのMATLAB(5:00)として使用してデータをfpgaにに信し,内部テストポイントを使使てfpgaをデバッグするための数据捕获(4:09)ロジックを插入します。


本番环境のfpgaおよびsoc设计

特定分野の専門家およびハードウェアエンジニアは,MATLABおよび仿真软金宝app件を使用して,ワイヤレス图像/视频处理(20:59)电机与功率控制(24:20),およびセーフティクリティカルなアプリケーション向けに,本番環境のFPGAおよびSoCを共同設計しています。

高密度脂蛋白编码器の高レベルの合成の优化(49:42)は,生成されたRTL,モデル,および要件間のトレーサビリティを維持しながら設計の目標を達成するのに役立ちます。これは,做- 254のような信頼性の高いワークフローで重要です。HDL编码器は,合成可能な VHDL および Verilog に加えて、Quartus Prime に簡単にプラグインできるIPコアをシステム综合用来生成しし。また,高密度脂蛋白验证器はテストベンチ開発をスピードアップするのに役立つ验证模型(19)を生成します。